

ELETTRONICA E PC

L.9.900 Frs.17

12

HARDWARE E PERIFERICHE

Caratteristiche
della memoria RAM


CORSO DI ELETTRONICA DIGITALE

La famiglia logica ECL

REALIZZAZIONI PRATICHE

Commutatore di ingressi
per frequenzimetro






CARATTERISTICHE DELLA MEMORIA RAM


Nei paragrafi precedenti sono state descritte le caratteristiche più importanti relative al funzionamento e alla struttura della memoria RAM all'interno di un personal computer.

di seguito verranno esaminate altre caratteristiche più generali, ma ugualmente importanti, relative alle memorie, quali le diverse capacità, le diverse velocità di lavoro, le diverse classi in cui vengono suddivise in funzione della loro struttura interna e altre informazioni che consentiranno di identificarle in modo semplice e immediato.

Prima di continuare con la trattazione verranno ripresi alcuni aspetti relativi alla memoria estesa e alla memoria espansa, poiché in precedenza questi due concetti erano stati trattati piuttosto sommariamente.



Bisogna considerare gli aspetti relativi alla memoria estesa e alla memoria espansa



Sistema di paginazione utilizzato per la gestione della memoria, che sfrutta come base la memoria espansa

GESTIONE DELLA MEMORIA ESTESA E DELLA MEMORIA ESPANSA

Per *memoria estesa* si intende tutta la memoria che viene aggiunta ad un calcolatore dopo il primo Mbyte. Questa memoria inizialmente non era utilizzabile se non come disco virtuale, ma attualmente è diventata una parte molto importante della configurazione globale del computer. Ciò è stato reso possibile grazie alle nuove versioni dei sistemi operativi MS-DOS 5.0 (e successive) e DR-DOS 5.0 e 6.0 (e successive).

La memoria estesa comprende tutta la memoria presente nell'elaboratore oltre il primo Mbyte

In queste nuove versioni sono disponibili alcuni driver, o programmi di controllo, che hanno il compito di configurare e gestire la memoria estesa.

Nel sistema operativo MS-DOS è presente il programma HIMEM.SYS, mentre nel DR-DOS il

programma HIDOS.SYS. Entrambi sfruttano per la loro installazione i primi 64 Kbyte della memoria estesa, per cui devono essere inseriti nel CONFIG.SYS prima di qualsiasi altro driver che potrebbe essere caricato in quest'area di memoria.

Quando viene eseguito questo programma di controllo, gli AT operano in modalità reale. Inoltre, sono in grado di sfruttare il terminale A20 del bus indirizzi (si ricorda che l'8086 usa le linee A0-A19 come bus indirizzi, mentre l'80286 e superiori utilizzano le linee A0-A24/A32), in modo da ottenere altri 64 Kbyte di memoria in più. Questa memoria è situata esattamente appena dopo il Mbyte principale. In quest'area vengono caricati i programmi di controllo che gestiscono la memoria estesa totale, in modo da ottenere un blocco unico, formato dalla stessa memoria estesa e dalla memoria principale o memoria utente, completamente trasparente rispetto al sistema operativo. La memoria espansa è stata sviluppata per sfruttare negli AT tutta la memoria che questi erano in grado di indirizzare e che non poteva essere gestita a causa della limitazione imposta dal sistema operativo, che faceva lavorare i microprocessori in modalità reale. Contemporaneamente si è operato in modo che la gestione di questa memoria risultasse compatibile con gli XT esistenti. Tutto ciò si ottenne grazie a un driver specifico creato da Lotus, Intel e Microsoft, che rapidamente diventò il prototipo e il modello da utilizzare. In questo modo è nato lo standard LIM-EMS (Lotus




Circuiti integrati 41256P-12, con capacità di 256 Kbit e tempo di accesso di 120 ns

Intel Microsoft Expanded Memory Specification), che aveva il compito di "ingannare" il sistema operativo e il microprocessore per poter accedere a zone di memoria che sino ad allora erano risultate inibite.

Il controllore LIM-EMS gestisce 64 Kbyte di memoria nell'intervallo della memoria principale compreso tra i 640 Kbyte e 1 Mbyte. In quest'area vengono create quattro pagine di memoria da 16 Kbyte ciascuna, tramite le quali è possibile accedere al resto della memoria aggiunta dall'utente sulla scheda madre o con una scheda di espansione dedicata; tutto questo avviene in modo completamente trasparente all'utente, e il driver relativo è il dispositivo incaricato di organizzare integralmente questo processo. La quantità di memoria che si può indirizzare con ogni singola pagina dipende dalla versione di driver di cui si dispone. Per le prime versioni LIM, 3.0 o 3.2, la massima dimensione di pagina era di 8 Mbyte, mentre per le versioni più recenti (LIM 4.0) la dimensione della pagina può arrivare sino a 32 Mbyte.

Successivamente, a causa dell'evoluzione dei programmi, i 64 Kbyte utilizzati per la paginazione risultarono scarsi (troppo pochi), per cui è stata creata una nuova versione di EMS migliorata con la quale è possibile sfruttare tutta l'area che risulta libera tra 640 Kbyte e 1 Mbyte; in questo modo




La paginazione ampliata consente di ottenere una maggiore quantità di memoria espansa per realizzare la paginazione del resto della memoria

si possono raggiungere, in alcuni casi, dimensioni della memoria di paginazione sino a 176 Kbyte. L'ultima versione dell'EMS, la EEMS (o la EMS migliorata), e la versione 4.0 utilizzano una parte dell'area utente come finestra di memoria per il software di controllo gestito dal proprio EEMS. In conclusione, è possibile affermare che per utilizzare la memoria espansa deve essere presente (fisicamente) una certa quantità di memoria estesa, sia questa installata direttamente sulla scheda madre del calcolatore o aggiunta tramite una scheda di espansione, poiché le uniche funzioni svolte dalla memoria espansa sono l'indirizzamento e la gestione della memoria estesa. In considerazione di quanto detto, è opportuno ricordare che quando esiste la possibilità di utilizzare entrambi i tipi di memoria è sempre più vantaggioso gestire la memoria estesa direttamente, e non tramite la paginazione della memoria espansa, poiché quest'ultima presenta un processo di gestione dell'informazione molto più complesso (sia per i programmi che per i dati), che si traduce in una esecuzione più lenta di tutti quei programmi che operano con la memoria estesa.

Il driver LIM-EMS gestisce 64 Kbyte di memoria compresi nell'intervallo della memoria principale che va da 640 Kbyte a 1 Mbyte

Circuiti integrati 44256AP-10 con capacità di 4x256 Kbit e tempo di accesso di 100 ns





Il circuito integrato TC511000J-1 viene utilizzato per realizzare i moduli SIMM, e presenta una capacità di 1 Mbit con tempo di accesso di 100 ns

IDENTIFICAZIONE DEI CIRCUITI INTEGRATI DI MEMORIA

Per poter introdurre una discussione su quali e quante possibilità ci siano di poter effettuare un'espansione di memoria in un computer, si farà riferimento soprattutto agli AT 286 e ai computer con microprocessori più evoluti. Per riguardo agli utilizzatori dei vecchi XT, verrà svolto un breve ripasso anche sulle prestazioni di questi elaboratori.

I circuiti integrati utilizzati inizialmente per completare la memoria di un PC presentavano una capacità variabile in funzione del modello scelto e dell'espansione che si voleva realizzare. Questa quantità poteva variare tra 64 Kbit (non Kbyte) e 4x256 Kbit. La maggior parte dei computer costruiti attualmente invece è dotata solamente di banchi per l'installazione dei moduli SIMM (Single Inline Memory Module, moduli di memoria montati su piccole schede) necessari, con capacità di 1 o 4 Mbyte ciascuno, e non presentano spazio fisico sulla scheda madre per l'installazione di memorie a circuito integrato.

Prima di procedere è opportuno ricordare che la

caratteristica più importante di un chip di memoria è costituita dal suo tempo di accesso, che rappresenta il tempo che intercorre tra il momento in cui l'integrato riceve l'ordine di scrittura di un dato presente sul bus o di lettura in una cella di memoria, e il momento in cui il dato è effettivamente disponibile nella cella o sul bus. L'unità di tempo con cui viene misurato questo ritardo è il nanosecondo (ns), che corrisponde a 0,000000001 secondi. Il tempo di accesso delle memorie varia dai 200 ns per i chip più lenti, e ormai non più utilizzati, ai 60 ns dei chip di tipo DRAM (che verranno esaminati successivamente). In questo ambito è possibile suddividere le memorie in due grandi categorie: la prima legata alla capacità di byte che possono immagazzinare, e la seconda in funzione della velocità di lavoro che possono raggiungere. Il grande numero di fabbricanti, e la mancanza di una codificazione standard, hanno portato ad una confusione tale che molto spesso l'identificazione dei chip risulta un'impresa piuttosto difficoltosa. Di seguito si cercherà comunque di fornire qualche informazione per poter stabilire la capacità dei chip di memoria e il loro tempo di accesso caratteristico.

La maggior parte degli elaboratori di recente fabbricazione è dotata solamente di banchi per memorie di tipo SIMM

CLASSIFICAZIONE IN FUNZIONE DELLA CAPACITÀ

Quando si è in presenza di un elaboratore di tipo XT o AT dotato esclusivamente di zoccoli per l'inserimento di determinati circuiti integrati, per poter stabilire le loro sigle e il layout di montaggio è necessario consultare il manuale utente in dotazione alla scheda stessa. Bisogna ricordare che nei circuiti di memoria convenzionale l'informazione viene divisa in parole di 8 bit, che formano un byte. In generale questi circuiti di memoria sono organizzati internamente in modo da poter immagazzinare l'informazione di un solo bit (se presenta unicamente un blocco di memoria) o per indirizzare tanti bit quanti sono i blocchi di memoria di cui dispone l'integrato.

Pertanto, e come norma quasi generale per identificare la capacità di ciascun integrato, si può dire che se la sua sigla è composta da quattro cifre, le due ultime indicano la capacità in Kbit (e non byte) dei blocchi da 64 Kbit che la compongono, e la cifra immediatamente precedente indica le volte che viene ripetuto questo blocco.


Ad esempio, l'integrato con sigla KM 4164B-10 corrisponderà a una memoria con un blocco da 64 Kbit (il 10 finale è la notazione relativa al tempo di accesso). Il 4464 presenterà una capacità di quattro blocchi da 64 Kbit che possono essere utilizzati per indirizzare 4 bit. Di conse-

guenza, per ottenere un blocco da 64 Kbyte si devono realizzare 8 blocchi da 64 Kbit utilizzando otto 4164 o due 4464. In effetti, per formare un blocco completo (della memoria desiderata) non bastano otto sottoblocchi ma ne sono neces-

sari nove, poiché uno di questi viene utilizzato come bit di parità e destinato alla rilevazione degli errori nella trasmissione dell'informazione.

Tutto quanto detto è valido anche per gli integrati con capacità di memoria di 256 Kbit. La sigla è generalmente composta da 5 cifre; le ultime 3 indicano la capacità del blocco, e quella immediatamente precedente il numero di volte che questo viene ripetuto.


I circuiti di memoria sono organizzati in modo da immagazzinare l'informazione relativa ad un solo bit, se è disponibile unicamente un solo blocco di memoria



La memoria EEMS consente una migliore gestione della memoria espansa grazie all'utilizzo di una parte della memoria principale



I moduli SIMM più recenti utilizzano solo tre integrati per ottenere 1 Mbyte di memoria



I nuovi circuiti integrati utilizzati nei SIMM di memoria DRAM presentano un tempo di accesso di 70 ns o inferiore

In commercio sono state proposte anche schede madri AT dotate sia di zoccoli per l'inserimento di chip di memoria che di banchi per i moduli SIMM; questi prodotti presentano la particolarità che, se si vuole aumentare la quantità di memoria dopo aver già completato i banchi di memoria a zoccolo, è necessario smontare gli integrati già installati sugli zoccoli e utilizzare esclusivamente i moduli SIMM.

I circuiti integrati KM4164B-10 hanno capacità di 64 Kbit e tempo di accesso di 100 ns



I circuiti integrati della serie 511000 utilizzati nei moduli SIMM hanno una capacità di 1 Mbit

Attualmente le memorie su zoccolo sono praticamente cadute in disuso, poiché i 386 e i 486 montano quasi esclusivamente i moduli SIMM. I circuiti integrati della serie 511000 utilizzati per realizzare questi moduli presentano una capacità di 1 Mbit ciascuno; per ottenere 1 Mbyte si devono perciò utilizzare nove integrati.

Sui moduli SIMM più recenti vengono montati solamente 3 circuiti integrati, due dei quali con una capacità di 4x1 Mbit, e il terzo di parità con capacità di 1 Mbit.

Esistono anche SIMM da 4 Mbyte, ai quali possono essere applicati gli stessi principi esposti in precedenza. Questi moduli SIMM non sono ancora molto diffusi, a causa del loro prezzo troppo elevato e per la condizione imposta dai costruttori di schede madri per cui ciascun banco di memoria deve essere completato con lo stesso tipo di SIMM.

CLASSIFICAZIONE IN FUNZIONE DEL TEMPO DI ACCESSO

Per conoscere il tempo di accesso dei chip di memoria si devono leggere le ultime due cifre della sigla del componente. Questa indicazione viene generalmente separata dalle rimanenti cifre della sigla con un trattino, per rendere più semplice l'identificazione di questo valore. Tuttavia, per evitare equivoci è necessario precisare il modo con il quale bisogna interpretare esattamente il significato di questi due numeri. Nella sigla dei chip di memoria che presentano un tempo di accesso inferiore ai 100 ns il valore di quest'ultimo dato è indicato esattamente dagli ultimi due numeri ed espresso in nanosecondi. Viceversa, i chip con tempo di accesso uguale o superiore a 100 ns hanno questo valore indicato con le sue due cifre più significative; ciò vuol dire che in un circuito integrato con un tempo di accesso di 120 ns il numero di riferimento che viene citato nella sigla del componente è 12. Va però detto che

questi integrati così lenti non sono ormai quasi più utilizzati; attualmente i chip di memoria presentano generalmente un tempo di accesso di 60 ns o inferiore.

Per un funzionamento ottimale del proprio elaboratore è opportuno scegliere oculatamente la velocità della memoria, che è diretta conseguenza del valore della frequenza di lavoro del microprocessore installato. Un microprocessore con una velocità di 25 MHz presenta un ciclo di lavoro di 40 ns (viene chiamato ciclo di lavoro o di clock il periodo della frequenza di clock utilizzata dal microprocessore). Per leggere o scrivere un dato in memoria il micro ha bisogno di un ciclo di clock per inviare l'indirizzo e di un secondo ciclo per ottenere o memorizzare il dato, il tutto per un totale di 80 ns; di conseguenza, è logico pensare che con una memoria da 80 ns sia possibile ottenere il miglior rendimento del sistema. In altre parole, rispettando questi valori il microprocessore non ha bisogno di eseguire uno o più cicli di attesa (detti cicli di wait) aspettando che il dato diventi disponibile, e di conseguenza non viene rallentata la velocità di lavoro del sistema.


Tuttavia, bisogna tener presente che tra due accessi consecutivi i circuiti di memoria richiedono un tempo di riposo, definito tempo di recupero: sommando il tempo di accesso e il tempo di recupero si può facilmente determinare il tempo totale, che permette di individuare il tipo di memoria più opportuno per evitare che il microprocessore esegua dei cicli di attesa durante l'accesso alla memoria.


Di conseguenza, per non avere cicli di attesa nel caso in esame è sufficiente utilizzare delle memorie con un tempo di accesso di 60 ns; questo valore corrisponde anche al limite minimo, poiché non esistono memorie di tipo DRAM con tempi di accesso più bassi. Per ottenere tempi di accesso più rapidi bisogna utilizzare delle memorie di tipo SRAM.

La differenza tra una memoria SRAM e una DRAM sta nel fatto che la prima è di tipo statico (Static Random Access Memory) mentre la seconda è di tipo dinamico (Dynamic Random Access Memory). La caratteristica della memoria statica è quella di mantenere i dati per tutto il tempo in cui rimane acceso il computer, mentre la memoria dinamica

I circuiti di memoria richiedono un tempo di riposo tra due accessi consecutivi definito tempo di recupero

Banco di memoria di un vecchio XT, nel quale è visibile lo spazio dedicato all'espansione di memoria fino a 1 Mbyte





Zona di installazione dell'espansione di memoria in un XT più recente, nel quale vengono impiegati integrati di maggior capacità che permettono un risparmio di spazio sulla scheda madre

richiede un segnale ciclico di ricarica, definito *segnale di refresh*, che ne rigenera il contenuto. Se questo segnale viene a mancare, tutte le informazioni memorizzate vengono irrimediabilmente perse.

Questa condizione causa un rallentamento del tempo di lavoro delle memorie di tipo dinamico; detto in altro modo, le memorie dinamiche sono più lente rispetto a quelle statiche.

Il motivo per cui nelle memorie dinamiche è necessario rigenerare i dati deve essere ricercato nella loro struttura interna. Mentre le memorie SRAM sfruttano due transistor per controllare lo stato del bit relativo all'informazione, nelle memorie DRAM vengono utilizzati un transistor e un condensatore: in quest'ultimo viene immagazzinata una certa carica che corrisponde all'informazione. Poiché il condensatore tende nel tempo a perdere questa carica, è necessario rigenerarlo periodicamente, e ciò comporta una certa perdita di tempo.

Questo non significa che le memorie DRAM siano peggiori delle SRAM, e rispetto a queste presentino solo degli aspetti negativi. Ad esempio, que-

sto tipo di memorie è caratterizzato da un maggior fattore di integrazione; ciò vuol dire che nello stesso chip, a parità di area occupata, si possono costruire più celle e, di conseguenza, ottenere una maggior capacità di memoria. Proprio a causa della grande necessità di memoria richiesta dai programmi più recenti, generalmente tutti i computer montano memorie di tipo DRAM, poiché la scarsa capacità delle memorie SRAM ne rende praticamente impossibile l'utilizzo.

Inoltre, il costo delle memorie SRAM è decisamente superiore rispetto a quello delle DRAM, e quindi l'impiego delle prime, dal punto di vista economico, potrebbe rappresentare una spesa insostenibile per ottenere capacità di memoria accettabili.


La soluzione che si può adottare per sfruttare le prestazioni di entrambi i tipi

di integrati è funzione del tipo di impiego che ogni singolo utente fa della memoria.

In pratica però, la maggior parte dei programmi richiede grandi quantità di memoria, ma opera solo su una piccola parte di essa per la gestione dei dati.

Pertanto, se si utilizzano delle SRAM esclusivamente per questa piccola zona di memoria, è possibile aumentare le prestazioni generali del sistema. Questo accorgimento è stato adottato nelle schede madri più recenti, e la parte di memoria SRAM viene definita *memoria cache*.

Microinterruttori per la selezione dell'indirizzo del banco di memoria installato sull'elaboratore



La differenza tra una memoria SRAM e una DRAM consiste nel fatto che la prima è statica (Static Random Access Memory) mentre la seconda è dinamica (Dynamic Random Access Memory)


LA FAMIGLIA LOGICA ECL

Attualmente sul mercato sono disponibili due categorie di circuiti integrati digitali non saturabili e ad alta velocità. La prima di queste, corrispondente alla famiglia TTL Schottky, è stata esaminata nel capitolo precedente. Di seguito verrà descritta la seconda categoria, costituita dalla famiglia ECL o logica a emettitori accoppiati.


i progettisti di sistemi digitali hanno realizzato una famiglia con caratteristiche migliori rispetto alle altre, relativamente alla velocità di commutazione dei livelli, ai ritardi di trasmissione, ecc. Questa famiglia è la ECL (Emitter Coupled Logic), o logica a emettitori accoppiati.

IL PROCESSO TECNOLOGICO DI FABBRICAZIONE DELLE ECL

L'evoluzione della struttura di un transistor è andata migliorando nel corso degli anni. All'inizio degli anni '80 i circuiti integrati appartenenti alla famiglia ECL venivano fabbricati sfruttando una



Evoluzione della struttura di un transistor bipolare



Circuito di un amplificatore operazionale e sua caratteristica di trasferimento

tecnologia isoplanare avanzata chiamata FAST-Z. Questo processo costruttivo ha permesso di raggiungere valori di ritardo logico inferiore al nanosecondo ed un elevato controllo sulla commutazione dei livelli alto e basso e viceversa. Nella figura corrispondente si può osservare l'evoluzione tecnologica a partire dalla struttura planare convenzionale sino all'attuale FAST-LSI.

Come in tutte le tecnologie di tipo isoplanare, il processo FAST-Z prevede l'accrescimento di un sottile strato di ossido per l'isolamento delle regioni attive, al posto della regione P+ propria dei processi planari. La presenza dell'ossido non richiede alcun tipo di separazione tra le regioni base-collettore, e ciò consente una sostanziale

riduzione della dimensione dei chip. Questo tipo di struttura permette di ridurre l'area di un transistor al silicio di circa il 400 % rispetto all'area occupata da un transistor fabbricato con tecnologia planare. Di conseguenza, se con questa tecnologia il substrato del collettore si riduce del 400 %, l'area base-collettore diminuisce del 540 %.

Il processo FAST-LSI è analogo al FAST-Z, pur presentando alcuni sviluppi migliorativi. L'allineamento delle metallizzazioni è stato reso più preciso, e ciò ha permesso di accorciare la distanza tra i contatti base-emettitore. Anche la struttura della metallizzazione è stata migliorata, utilizzando una combinazione di platino e silicio per i

contatti ohmici di tipo N+ e P+.

CONFIGURAZIONE DI UNA ECL

Nella figura corrispondente si può osservare che il circuito equivalente è quello di un amplificatore differenziale, così chiamato perché la sua uscita è proporzionale alla differenza tra le due tensioni di ingresso V_1 e V_2 .


Questo circuito viene generalmente utilizzato nei sistemi analogici, ma presenta anche proprietà digitali; infatti, costituisce l'elemento fondamentale per la realizzazione della logica a emettitore accoppiato o ECL (in alcuni casi questa logica può essere indicata con il nome di logica di modo corrente o CML).

Se V_1 è uguale a V_2 , per la simmetria del circuito le correnti dei transistor risultano uguali.


Tuttavia, se V_1 supera V_2 di circa 0,1 V, il transistor corrispondente T_1 inizia a condurre mentre T_2 è in interdizione; viceversa se V_1 è inferiore rispetto a V_2 di 0,1 V sarà il transistor T_2 a condurre, mentre T_1 va in interdizione.

La corrente di emettitore si mantiene praticamente costante e si trasferisce, o commuta, dal transistor T_1 a T_2 quando la tensione V_1 subisce una variazione rispetto alla tensione di riferimento V_2 che va da 0,1 V al di sopra fino a 0,1 V al di sotto di detta tensione. Tranne che

Porta OR/NOR a due ingressi della famiglia ECL e suo circuito equivalente




in un margine molto ristretto di variazione della tensione di ingresso V_I , sull'uscita U è sempre presente uno dei due possibili valori, per cui il sistema agisce come un circuito digitale. I due livelli logici di riferimento sono facilmente ricavabili. Se T_2 è interdetto la tensione di uscita è uguale a quella di alimentazione, e il livello logico corrispondente vale 1. Quando T_2 è in conduzione le resistenze, i cui valori devono essere definiti opportunamente, fanno lavorare il transistor nella sua regione attiva; ciò vuol dire che T_2 si trova nella sua regione attiva quando la giunzione collettore-base viene polarizzata inversamente. In questo caso la tensione di uscita corrisponde a quella di alimentazione meno la caduta di tensione sulla resistenza di collettore, e ciò implica che l'uscita assuma lo stato logico 0. Poiché nell'amplificatore differenziale nessun transistor può arrivare alla saturazione, il tempo di immagazzinamento diventa praticamente nullo; per questo motivo la ECL risulta essere la famiglia logica più rapida. Si possono ottenere ritardi di propagazione inferiori a 0,5 ns per porta. Se si osserva la portà OR/NOR a due ingressi riportata nella figura corrispondente, si può notare che questo circuito è composto



Aumentando il numero degli ingressi è necessario inserire due inseguitori di emettitore per compensare i livelli di tensione di ingresso e di uscita


principalmente da un amplificatore differenziale dotato di due transistor in parallelo sull'ingresso. Supponendo di operare in logica positiva, se A e B sono a livello basso entrambi i transistor T_1 e T_2 sono interdetti, mentre T_3 si trova nella regione attiva. In queste condizioni l'uscita U è a livello basso, e la sua complementare \bar{U} a livello alto.


Se A o B (indifferentemente) passano a livello alto, la tensione di emettitore del transistor di ingresso la cui base si trova a livello alto diventa superiore alla tensione



Circuito di compensazione della temperatura per la determinazione della tensione di riferimento

Accoppiamento dei livelli tra una porta ECL e una TTL






Circuito integrato di una porta AND/NAND in tecnologia ECL

della giunzione base-emettitore di T3, per cui questo transistor commuta in interdizione, e la variazione di tensione sulla resistenza di collettore di T3, dovuta al passaggio dello stesso dalla conduzione all'interdizione, viene trasferita all'uscita U, che si porta così a livello logico 1. Le variazioni di caduta sui collettori di T1 e/o T2 vengono invece trasferite all'uscita /U, che si porta a livello logico 0. La disponibilità di uscite complementari costituisce un ovvio vantaggio nel progetto dei circuiti logici, poiché evita la necessità di utilizzare porte che realizzino l'inversione. Una delle difficoltà della logica ECL è dovuta al fatto che i livelli alti e bassi presenti sulle uscite differiscono da quelli presenti sugli ingressi; per questo motivo, come si può osservare nella rappresentazione della porta OR/NOR a tre ingressi, in uscita vengono utilizzati gli inseguitori di emettitore T5 e T6 che erogano il livello appropriato di tensione continua. La tensione di riferimento si ottiene normalmente partendo da una rete compensata in temperatura, come quella indicata in figura. La resistenza di ingresso di questa famiglia può essere considerata infinita se tutti gli ingressi si trovano a livello basso, poiché tutti i transistor di ingresso si trovano in condizione di interdizione.

Se uno degli ingressi si trova a livello alto T4 risulta interdetto, e la resistenza di ingresso diventa quella di un transistor con una resistenza di emettitore di circa 1,2 k Ω , da cui risulta una resistenza di ingresso di circa 100 k Ω . La resistenza di uscita è quella di un inseguitore di emettitore, il cui valore approssimativo è di circa 15 Ω ; poiché la resistenza di ingresso è molto alta, e quella di uscita molto bassa, si ha un *fan-out*, o capacità di uscita, elevato a bassa frequenza. Il *fan-out* è facilmente determinabile poiché la carica capacitiva ritarda l'attivazione della porta. Se C è la capacità di ingresso per porta, e N è il *fan-out*, la capacità complessiva in parallelo all'inseguitore di emettitore T5 vale $N \cdot C$. Questa capacità si carica rapidamente attraverso la bassa resistenza di uscita quando T5 è in stato di conduzione. Tuttavia, si consideri la condizione in cui la tensione di uscita è a livello alto e l'ingresso dell'inseguitore di emettitore si abbassa bruscamente. Poiché la tensione tra le armature di un condensatore non può variare istantaneamente, T5 commuta in interdizione. Di conseguenza, l'uscita scende al valore $-V_{EE}$ con una costante di tempo di 1,5 millesimi di $N \cdot C$, e N viene definito in funzione del tempo massimo di transizione disponibile tra due stati.



COMMUTATORE DI INGRESSI PER FREQUENZIMETRO

Nelle pagine precedenti è stato presentato un contatore digitale che, con l'opportuno software di controllo, poteva essere utilizzato come frequenzimetro o come contatore per segnali di tipo TTL. Per poter eseguire misure su segnali non TTL, è necessario convertire gli stessi in un treno di impulsi TTL.

i

Il circuito che viene presentato di seguito non serve solamente per convertire segnali in radiofrequenza o in bassa frequenza in segnali TTL, ma può essere utilizzato anche per selezionare l'ingresso del segnale che si intende misurare.

Con il selettore di ingressi viene completata la circuiteria relativa al frequenzimetro digitale, ottenendo così in uno strumento molto utile e indispensabile nel laboratorio di un hobbista.



*Con il
commutatore
degli ingressi
viene
completato il
circuito del
frequenzimetro
digitale*

Il circuito è dotato di tre diversi ingressi per segnali di diversa natura

DESCRIZIONE DEL CIRCUITO

Come nel caso del contatore digitale, il selettore di ingressi è anch'esso collegato al computer tramite il connettore CN2 del decodificatore di indirizzi, dal quale giungono i segnali necessari al suo funzionamento e le tensioni di alimentazione.

Nello schema elettrico si può osservare che il circuito è dotato di tre ingressi diversi per segnali di diversa natura: segnali in bassa frequenza (BF), segnali in radiofrequenza (RF) e segnali TTL. I primi due, BF e RF, vengono elaborati da circuiti indipendenti per la loro conversione in livelli TTL, mentre il terzo ovviamente non richiede alcun tipo di conversione.

Oltre a questi tre possibili generatori di segnale è stato inserito nel circuito un oscillatore TTL controllato da un quarzo. Tramite questo stadio sarà


possibile eseguire la calibrazione dello strumento, per poter ottenere una maggiore precisione nella misura.

I quattro ingressi dei segnali sono collegati a un multiplexer controllato dal computer, tramite il quale la commutazione degli stessi può essere eseguita elettronicamente invece che con commutatori di tipo meccanico. L'uscita del multiplexer è collegata all'ingresso TTL del circuito contatore digitale.

INGRESSO IN BF


Il circuito in bassa frequenza è costituito dal doppio amplificatore operazionale TL082. Il primo operazionale, IC4A, è configurato come amplificatore non invertente, con sensibilità variabile tramite il potenziometro R10. Il guadagno

Schema elettrico del circuito di commutazione degli ingressi, nel quale si possono notare gli ingressi TTL, RF e BF



può essere regolato tra 2 e 100. La resistenza R5 determina il livello massimo di guadagno.

Il secondo operazionale IC4B è configurato come comparatore. Il suo ingresso non invertente riceve il segnale che gli viene fornito da IC4A, e lo confronta con un livello di tensione continua determinato dalla resistenza R6 e dal potenziometro R9. Variando la posizione di R9 si può modificare la soglia di innesco del comparatore approssimativamente tra 0 e 5 V. Quando il livello del segnale che arriva dall'amplificatore supera il livello di soglia, l'uscita del comparatore passa a +5 V. Quando invece scende sotto al valore di soglia, l'uscita commuta a 0 V. In questo modo si convertono le variazioni del segnale in bassa frequenza in un'onda quadra simmetrica avente la stessa frequenza del segnale di ingresso. Per convertire l'onda quadra generata dal comparatore in un segnale TTL che possa essere interpretato dal contatore digitale si devono eliminare i semicicli negativi, operazione effettuata dalla resistenza R11 e dal diodo D1.



Tutte le resistenze devono essere montate in posizione verticale, come indicato nella serigrafia

INGRESSO IN RF


In genere, i segnali in radiofrequenza che possono essere misurati presentano un livello di tensione relativamente basso, dell'ordine dei 50 mV. Per poter convertire questo tipo di segnali in livelli TTL è necessario utilizzare un circuito amplificatore con elevato guadagno e con una larghezza di banda considerevole. Il circuito in radiofrequenza che viene utilizzato nel selettore è costituito da un solo transistor, il 2N2222, e può arrivare ad amplificare segnali fino a 20 mV, a seconda del costruttore, mantenendo una risposta praticamente lineare fino a valori di frequenza superiori ai 10 MHz. Poiché l'amplificatore RF non è dotato di protezioni sull'ingresso, bisogna fare attenzione ai livelli dei segnali che si applicano allo stesso, poiché se questi sono troppo elevati possono compromettere la giunzione base-emettitore del transistor. Quando è necessario misurare segnali con livelli di tensione molto alti, bisogna utilizzare delle spire di filo conduttore collegate all'ingresso in radiofrequenza, avvicinandole alla sorgente o al generatore del segnale oggetto della misura.

OSCILLATORE DI RIFERIMENTO

L'oscillatore TTL con quarzo è realizzato con l'invertitore IC3 costituito da un 74LS04. La sua precisione è funzione della classe del quarzo impiegato. Se si dispone di un quarzo da 4,000 MHz, la precisione garantita è di 1 kHz; ciò significa che la frequenza di oscillazione varia tra 4,000000 MHz e 4,000999 MHz. Per ottenere un fattore di precisione superiore, ma con un conseguente aumento dei costi, si deve utilizzare un quarzo da 4,000000 MHz, la cui precisione è di 1 Hz.

Il quarzo utilizzato deve essere a risonanza serie. Viceversa potrebbe accadere che l'oscillatore non lavori sulla frequenza fondamentale di 4 MHz, ma sulla terza armonica di 12 MHz, situazione che porterebbe ad un errore nella calibrazione dello strumento. Se si verifica questa condizione è necessario provare a modificare il valore del condensatore C2 finché non si ottiene la frequenza fondamentale del quarzo.

Il quarzo utilizzato per l'oscillatore deve essere del tipo a risonanza serie



Come per le resistenze, anche alcuni condensatori devono essere saldati su entrambe le facce dello stampato

Questo oscillatore serve per calibrare il frequenzimetro, per cui deve essere tanto preciso quanto si desidera lo sia lo strumento di misura.

CIRCUITO DI SELEZIONE

La selezione del segnale che entra nel contatore digitale si ottiene per mezzo di IC1, un multiplexer a 8 ingressi 74LS151. Il segnale di uscita di questo circuito viene inviato al contatore attraverso il connettore CN2.

I quattro possibili ingressi del segnale sono collegati ai primi quattro ingressi dati del multiplexer; in questo modo, applicando agli ingressi di selezione la combinazione 000 il segnale che arriva al contatore è quello dell'oscillatore di riferimento, la combinazione 001 seleziona l'ingresso TTL, la combinazione 010 seleziona l'ingresso BF, e con 011 si seleziona quello RF.

I segnali di controllo del multiplexer sono collegati alle uscite di IC2, un registro a 4 bit formato da un 74LS175, i cui ingressi sono collegati ai tre bit meno significativi del bus indirizzi. Il caricamento

del registro si ottiene per mezzo del segnale di abilitazione fornito dal decodificatore di indirizzi, potendo scegliere tra CE1, CE2 o CE3 grazie al ponticello JP1.

MONTAGGIO

Prima di iniziare il montaggio si ricorda che il circuito stampato è a doppia faccia con fori non metallizzati; di conseguenza, in molti casi i componenti dovranno essere saldati su entrambe le facce dello stampato. Le saldature sul lato componenti dovranno essere eseguite in tutte quelle isole nelle quali arriva o parte una pista.

Dopo aver classificato tutti i componenti in accordo con l'elenco degli stessi, si devono preparare le file di terminali torniti che vengono utilizzati come zoccoli per i circuiti integrati. Per fare ciò è necessario formare quattro file da otto terminali, due da sette, e

due da quattro, che dovranno essere saldate sullo stampato nelle posizioni relative rispettivamente ad IC1, IC2, IC3 e IC4, eseguendo anche le saldature previste sul lato componenti. Di seguito è necessario eseguire il collegamento elettrico tra le due facce dello stampato, che si ottiene grazie al foro passante situato di fronte al terminale 11 del connettore CN1. Per questa operazione bisogna infilare nel suddetto foro un pezzo di filo conduttore, ad esempio il terminale di una resistenza, che deve essere saldato su entrambe le facce e rasato dopo la saldatura. La fase successiva potrebbe essere quella della saldatura dei terminali maschi; per fare ciò bisogna tagliare due file da tre terminali e inserirle nella posizione prevista per JP1.

Il gruppo successivo di componenti da cablare è quello delle resistenze e dei potenziometri: questi devono essere montati per ultimi. Tutte le resistenze devono essere montate in posizione verticale, come indicato dalla serigrafia del circuito. Poiché alcune di queste devono essere saldate su entrambe le facce, si consiglia di eseguire prima le



L'oscillatore di riferimento viene utilizzato per la calibrazione del frequenzimetro

saldature sul lato componenti. Si prosegue con i condensatori, seguendo l'ordine indicato nell'elenco componenti, e osservando le stesse indicazioni fornite per le resistenze.

Nella saldatura dei semiconduttori bisogna fare attenzione a non scaldarli troppo, poiché il calore potrebbe danneggiarli. La posizione del diodo D1 e del transistor Q1 è indicata sulla serigrafia dello stampato. Il quarzo X1 non ha polarità, e quindi può essere montato in una qualsiasi delle due posizioni possibili.

Per il connettore CN2 bisogna utilizzare 2 terminali maschi, che dovranno essere saldati nella posizione indicata sullo stampato. Prima di saldare il connettore CN1 si devono centrare correttamente i suoi terminali rispetto alle isole presenti sullo stampato; in caso contrario potrebbero verificarsi dei cortocircuiti nelle zone di saldatura. Dopo aver inserito il connettore sul circuito, è opportuno saldare prima i terminali più esterni per fissarlo allo stampato, verificare l'allineamento degli altri terminali e correggerlo se necessario, ed infine eseguire le restanti saldature. Come operazione finale si devono inserire gli integrati negli zoccoli corrispondenti, rispettando la tacca di riferimento riportata sulla serigrafia. A questo punto il montaggio dei componenti può considerarsi terminato.

Le posizioni di montaggio del diodo e del transistor sono indicate dalla serigrafia presente sul circuito stampato



Schema di collegamento dei componenti esterni allo stampato

Prima di procedere è buona norma verificare il montaggio: controllare che ogni componente sia stato installato nella posizione corretta, che tutte le saldature siano state eseguite, e che non siano presenti dei cortocircuiti.


COMPONENTI ESTERNI

Per completare il selettore di ingressi non resta che collegare al circuito i componenti esterni allo stampato.

La prima operazione consiste nella preparazione dei cavi necessari per le connessioni; questi si ottengono tagliando quattro spezzoni di cavo schermato lunghi circa 15 cm, che devono essere spelati e stagnati agli estremi, compresa la calza di schermatura. Tre di questi dovranno essere collegati ai connettori BNC, saldando il cavo attivo al terminale centrale e la schermatura alla carcassa.

Il quarto cavo schermato deve essere saldato al potenziometro R10, che deve essere posizionato come indicato nella figura corrispondente. La schermatura del cavo deve essere saldata sul terminale centrale, mentre il cavo attivo sul terminale alla sua destra.

Quando si saldano i semiconduttori bisogna avere la cautela di non insistere troppo con il saldatore per non deteriorarli



Prima di essere saldato, il connettore CN1 deve essere perfettamente allineato con le relative isole di saldatura; in caso contrario, potrebbero verificarsi dei cortocircuiti tra i terminali

Per il potenziometro R9 del livello di soglia si devono utilizzare tre cavi lunghi circa 17 cm di diverso colore, saldandone uno ad ogni terminale dello stesso.

Successivamente bisogna inserire e saldare sullo stampato 11 terminali maschi nei fori corrispondenti alle lettere A, B, C, D, E, F, G, H, J, K, e L; i cavi devono essere saldati a questi terminali con la seguente disposizione:

- Connettore BNC per l'ingresso in radiofrequenza: cavo attivo sul terminale A, schermatura su B.
- Connettore BNC per l'ingresso in bassa frequenza: cavo attivo sul terminale H, schermatura su J.
- Connettore BNC per ingresso TTL: cavo attivo sul terminale K, schermatura su L.


- Potenziometro del livello di sensibilità (100 k Ω): cavo attivo sul terminale F, schermatura su G.

- Potenziometro del livello di soglia (10 k Ω): con l'alberino di regolazione rivolto verso l'operatore, e i terminali verso l'alto, si devono saldare il terminale centrale a D, il destro ad E, e il sinistro a C, come indicato nella figura corrispondente.

AVVIAMENTO

Anche se il circuito non richiede nessuna regolazione prima dell'accensione, si devono eseguire una serie di test per verificarne il corretto funzionamento. A tal fine si deve inserire un diodo LED con una resistenza da 330 Ω in serie ai

Il circuito non richiede alcuna regolazione prima del suo utilizzo



I connettori BNC e il potenziometro di sensibilità devono essere collegati al circuito con del cavo schermato

terminali di CN2. Inoltre, si deve inserire una resistenza da $4,7\text{ k}\Omega$ sui terminali dell'ingresso TTL. Con il calcolatore spento si deve collegare il decodificatore degli indirizzi alla prolunga del bus indirizzi. Con lo stesso cavo di collegamento utilizzato per il contatore digitale si deve collegare il connettore CN1 del selettore di ingressi con il connettore CN2 del decodificatore degli indirizzi. Posizionare infine il ponte di selezione degli indirizzi nella posizione più vicina alla scritta JP1 presente sulla serigrafia (CE1 = 300). Con tutti gli elementi inseriti e collegati si può avviare il calcolatore, verificando con il tester che le tensioni di alimentazione sulla scheda del selettore risultino corrette.

Prima di cominciare le verifiche si devono definire gli indirizzi ai quali si deve accedere per attivare ciascun ingresso, chiamando CEX il segnale di attivazione scelto:

Oscillatore = CEX
Ingresso TTL = CEX+1
Ingresso BF = CEX+2
Ingresso RF = CEX+3

Per eseguire le verifiche si utilizza un interprete BASIC (Basica, GwBasic, ecc.), con il quale è possibile lanciare le seguenti istruzioni:

OUT 769,0

L'ingresso selezionato è quello TTL, che con la resistenza da $4,7$

$\text{k}\Omega$ posta tra la massa e il cavo attivo presenta uno 0 logico, per cui il diodo LED sul connettore CN2 deve rimanere spento.

OUT 768,0

L'ingresso selezionato è quello dell'oscillatore di riferimento, per cui il diodo LED si accende con una luminosità media, poiché il segnale applicato è un treno di impulsi. Se il diodo non si illumina è possibile che i suoi terminali siano stati invertiti, nel qual caso sarà sufficiente correggerne la posizione.

OUT 769,0


Eliminando la resistenza da $4,7\text{ k}\Omega$ sul terminale dell'ingresso TTL, questo ritorna alle condizioni originarie con un 1 logico, e il diodo LED si illumina con una intensità maggiore rispetto al caso precedente.

OUT 770,0

L'ingresso selezionato è quello in BF. Per verificare il funzionamento di questo circuito si deve collegare all'ingresso corrispondente una sorgente di BF, posizionando il potenziometro della soglia e quello del guadagno al minimo (completamente a sinistra). Se il diodo LED rimane spento bisogna agire sui comandi di sensibilità e di soglia sino a che il LED non si accende. Se il segnale è di frequenza molto bassa si può notare l'accessione e lo spegnimento del LED.

Prima di iniziare le verifiche bisogna definire gli indirizzi ai quali si deve accedere per abilitare ciascun ingresso

Il cavo di connessione è quello presentato nel capitolo relativo al contatore digitale, che è già predisposto per il collegamento di entrambi i circuiti al decodificatore di indirizzi



ELENCO DEI COMPONENTI

Resistenze

R1, R2 = 680 Ω
 R3, R4 = 100 k Ω
 R5, R8 = 1 k Ω
 R6 = 9,1 k Ω
 R7 = 12 k Ω
 R9 = 10 k Ω , potenziometro lineare
 R10 = 100 k Ω , potenziometro lineare
 R11 = 2,2 k Ω

Condensatori

C1 = 1,5 nF, ceramica
 C2 = 33 pF, ceramico
 C3 = 10 nF, ceramica
 C4, C5, C6 = 100 nF, multistrata

Semiconduttori


Q1 = 2N2222
 D1 = 1N4148
 IC1 = 74LS151
 IC2 = 74LS175
 IC3 = 74LS04
 IC4 = TL082
 X1 = Quarza da 4,000000 MHz

Connettori

CN1 = Connettore DB-25 femmina a saldare
 CN2 = Fila da due terminali maschi
 JP1 = Due file da tre terminali maschi
 J1, J2, J3 = Connettori BNC a saldare

Varie

11 terminali maschi per c.s.
 Cava schermata ad un cavo attivo
 Cavi di diversi colori
 Dioda LED rosso
 Resistenza da 330 Ω
 Resistenza da 4,7 k Ω
 Stampata PCV10193V520



Il segnale di abilitazione si seleziona tramite JP1, scegliendolo tra CE1, CE2 e CE3

OUT 771,0

L'ingresso selezionato è quello in radiofrequenza. La verifica di questo circuito richiede l'applicazione di un segnale in radiofrequenza all'ingresso corrispondente. Il LED si accende se il livello del segnale è sufficiente per eccitare l'amplificatore. Nel caso si voglia eseguire una prova più completa bisogna utilizzare anche il circuito del contatore digitale, collegando il connettore CN2 del selettore con il connettore CN2 del contatore tramite un cavo schermato terminante con dei connettori femmina. La calza di schermatura deve essere collegata tra il terminale 1 del connettore CN2 del

contatore e il terminale 2 del connettore CN2 del selettore, mentre il cavo attivo dovrà essere collegato tra il terminale 2 di CN2/contatore e il terminale 1 di CN2/selettore.

Dopo aver collegato i due circuiti, è possibile selezionare l'ingresso desiderato sul selettore ed eseguire il programma di verifica utilizzato per il contatore. I valori ottenuti sono funzione del ritardo che viene applicato tra la cancellazione dei registri del contatore e il caricamento degli stessi.

Il programma di controllo per entrambi i circuiti è quello già descritto nei capitoli precedenti

L'utilizzo di un flat cable rende più semplice la realizzazione del cavo di collegamento

